現在このキーワードページは無効になっています。
ＬＳＩ設計の基本ＲＴＬ設計スタイルガイド　Ｖｅｒｉｌｏｇ　ＨＤＬ編

ＬＳＩ設計の基本ＲＴＬ設計スタイルガイド　Ｖｅｒｉｌｏｇ　ＨＤＬ編

LINEでシェア X(Twitter)でシェア Facebookでシェア

復刊活動にご賛同の方はリクエスト投票をお願いします。

得票数　1票
投票する
著者 STARC
出版社 培風館
ジャンル 専門書
ISBNコード 9784563067861
登録日 2016/06/12
リクエストNo. 63528
リクエスト内容
Velilog-HDLを使ったデジタル回路設計のガイドライン

投票コメント （全1件）

hitoshi
hitoshi
RTL設計の貴重な本。古書でも手に入らず、ぜひ再刊してほしい。

2016/06/12

読後レビュー

まだレビューはありません。

この本をお読みの方、ぜひレビューをお書きください。

レビューを投稿する

ニュース

2016/06/12
『ＬＳＩ設計の基本ＲＴＬ設計スタイルガイド　Ｖｅｒｉｌｏｇ　ＨＤＬ編』（STARC）の復刊リクエスト受付を開始しました。

関連キーワード

培風館
キーワードの編集

この本に関する情報を提供する

この本の情報を復刊ドットコムまでお寄せください
復刊予定 著者／絶版情報 奥付情報 ISBNコード サイト情報 修正依頼 二重登録報告
詳細を見る